Altair PollEx 2022.1 릴리즈

Altair PollEx 2022.1 버전이 출시 되었습니다. 다양한 주요 기능들이 업데이트 되었습니다.

자세한 내용은 릴리즈 노트를 참조하시기 바랍니다.

Altair PollEx 2022.1 릴리즈 노트 다운받기

Altair PollEx 2022.1

  • Documentations

o 모든 사용자 가이드를 Online Help로 제공합니다.

 

  • PollEx PCB 모델러

o PCB의 베리언트 간 부품 비교 테이블 기능을 추가했습니다.

o CP의 베리언트 포함된 PCB 설계를 비교하는 기능 추가

 

  • PollEx PCB 솔버

SI(신호 무결성) 관련

o SI의 Net Topology Analyzer에서 수동 부품의 시뮬레이션 모델 정보를 표시하도록 개선되었습니다.

o Positive/Negative peak, Peak to Peak, overshoot/undershoot 등과 같은 SI Waveform Viewer의 기본 타이밍을 자동으로 측정하는 기능을 추가했습니다.

o Radiated Emission 수행 시 Time-Domain 및 Frequency-domain의 각 창에 파형 데이터를 저장하고 불러오는 기능을 추가했으며, what-if 시뮬레이션을 통해 다양한 사례 분석 결과를 비교할 수 있습니다.

o 네트워크 매개변수 뷰어 대화 상자에서 4포트 S-파라미터의 경우 네트워크 매개변수 모드 변환 기능을 추가했습니다.

o Net Topology Analyzer에서 구성 요소 배치 레이어를 설정하는 메뉴를 추가했습니다.

o PollEx에서 EBD 파일에 기생하는 패키지를 기술하는 eMMC와 같이 SI에서 MCP(Multi Chip Package) 구조를 지원하도록 향상되었습니다.

 

PI(전력 무결성) 관련

o PI에서 소스 핀 설정 방법이 향상되었습니다.

o PI에 복합 전력망을 추가했습니다.

 

  • PollEx PCB 검증

o DFM의 배치 카테고리에서 AOI/AXI의 새로운 확인 항목을 추가했습니다.

o DFM, DFA, DFE에서는 사용자 정의 Excel 형식 보고서에서 합격/불합격 표시 유형을 변경할 수 있습니다.

 

  • PollEx UPE

o 부품 라이브러리(심볼 및 풋프린트)를 Cadence Allegro, OrCAD Capture CIS로 내보내는 기능을 추가했습니다.

o 부품 라이브러리(심볼 및 풋프린트)를 Zuken CR-5000 및 CR-8000으로 내보내는 기능을 추가했습니다.

 

    • 버그 수정

 

소프트웨어 및 문서는 내부 다운로드 영역(Altair PollEx)에서 사용할 수 있습니다.


 

Release Notes Highlights

  • PollEx 문서들은 Online Help 로 이동됩니다.

1

 

 

  • DFM의 배치 카테고리에서 AOI/AXI의 새로운 확인 항목을 추가했습니다. 새로운 항목은 보드의 구성요소의 어떤 부분이 높이로 인해 시야를 방해하는 경우를 확인합니다.

2

 

  • DFM, DFA 및 DFE에서는사용자정의 Excel 형식보고서에서pass/fail 표시를변경할수있습니다. 첫번째단계에서pass/fail 표시정의를변경할수있습니다(아래예는 DFM에서가져온것입니다).

3

 

 

  • PCB의 베리언트 간 부품 비교 기능이 추가되었습니다.

4

 

 

  • CP의 베리언트 포함된 PCB 설계를비교하는 기능이 추가되었습니다.

5

 

  • SI의 Net Topology Analyzer에서 수동 부품의 시뮬레이션 모델 정보를 표시하도록 개선되었습니다. RLC 모델이 아닌 Spice/S-parameter와 같은 시뮬레이션 모델을 사용하는 경우 값 정보가 표시되지 않습니다.

6

 

  • Positive/Negative peak, Peak to Peak, overshoot/undershoot 등과 같은 SI Waveform Viewer의 기본 타이밍을 자동으로 측정하는 기능이 추가되었습니다.

7

 

  • Radiated Emission 수행시 Time-Domain 및 Frequency-domain의 각 창에 파형 데이터를 저장하고 불러오는 기능을 추가했으며, what-if 시뮬레이션을 통해 다양한 케이스분석 결과를 비교할수 있습니다.

8

 

  • 네트워크 파라미터 뷰어 대화 상자에서 4포트 S-파라미터의 경우 네트워크 파라미터 모드 변환 기능을 추가했습니다. 산업 표준 준수 플롯에 대해 S-파라미터를 확인하려면 단일 종단 측정 혼합 모드 매트릭스로 변환해야 합니다.

9
10

 

 

  • Net Topology Analyzer에서 구성요소 배치 레이어를 설정하는메뉴가 추가 되었습니다.

11

 

 

  • PollEx에서 EBD 파일에 기생하는  패키지를 기술하는 eMMC와 같은 SI에서 MCP(Multi Chip Package) 구조를 지원하도록 수정. Properties/Parts 메뉴에서 MCP 모델을 등록하여 MCP 구조 IC 분석이 가능합니다.

12

 

 

  • PI에서 소스핀 설정 방법을 수정했습니다. PI의 Select Power Net Pins 대화상자에서 동일한 대화상자에서 소스/로드핀을 설정할 수 있도록 구조가 변경됩니다.

13

 

 

  • PI에 복합전력망을 추가했습니다. 파워넷이 직렬패시브 부품으로 서로 연결되어있을 때이를 합성하는 기능이 추가되었습니다. 아래 샘플에서 VCC1P0_CORE net은 FB113 passive component를 통해 VCC1P0_USB net에 연결되어 CN2-1에전원을 공급합니다.

14

 

 

  • 이경우연결할전원망(VCC1P0_USB)을선택한후 “Composite Net” 모드를 선택합니다. 그러면 이 네트에 연결된 수동부품이 목록에 표시됩니다(FB113). 이 수동부품을 선택한후 Source Pin과 Load Pin을선택합니다.

15

 

 

  • 그러면아래그림과같이 PIA 대화상자에 Composited Power Net이표시되고 PDN 및 IR-Drop 분석을수행할수있습니다.
  • SI 탐색기에서 NTF 정보를가져오는기능을추가했습니다. 해당 Net Topology 모델외에도 PCB Layer Stackup, Transmission Line Model 및 VIA 모델을함께가져옵니다.

16

 

 

  • SI 및 SI Explorer에서 Net Topology를 생성할때 다중로드를 생성하는 기능을 추가했습니다. Load CountBranch Depth Count 매개변수를 조정하여 원하는 Multi-load-net-topology 를 생성할 수 있습니다.

17

 

 

  • 부품라이브러리(symbols and footprints)를 Cadence Allegro, OrCAD Capture CIS로 내보내는 기능이 추가되었습니다.

18

 

 

  • 부품라이브러리(symbol and footprints)를 Zuken CR-5000 및 CR-8000으로 내보내는기능이 추가되었습니다.

19

 

자세한 내용은 상단의 릴리즈 노트를 다운로드하셔서 확인해주세요.

감사합니다.
한국알테어

 

 

This entry was posted in Global, Updates, 새소식, 제품정보.

Comments are closed.